Universidade Federal do Rio de Janeiro

Programa de Engenharia Elétrica — COPPE/UFRJ

Projeto Físico e Fabricação de Circuitos Integrados - 2018/3

O objetivo desta disciplina é o de qualificar o profissional para desenvolver o projeto físico (layout) de circuitos integrados. Em empresas que desenvolvem projetos de circuitos integrados (design houses) há normalmente um grupo de profissionais especializado e dedicado exclusivamente a esse tipo de atividade: os layout designers. Portanto, este curso teria como finalidade qualificar o profissional de microeletrônica para atuar nesse ramo de atividade profissional.

Além de apresentar as técnicas de layout necessárias para o projeto físico de circuitos integrados, o curso também tem como objetivo a apresentação introdutória sobre o processo de fabricação CMOS. Essa apresentação se faz necessária, tendo-se em vista o fato de que o layout é utilizado para definir como o circuito integrado em questão deve ser fabricado. Portanto, o projetista de layout deve possuir um razoável nível de conhecimento de como um circuito integrado é fabricado em um processo CMOS.

Para este curso está prevista uma considerável carga horária de aulas práticas, onde os alunos utilizarão as principais ferramentas de CAD (Computer-Aided Design) utilizadas na indústria para o desenvolvimento de layouts. 

Sala e Horários:

· Sala H-312/A  (Quartas e Sextas-feiras de 8:00 às 10:00).

Ementa da Disciplina:

· Revisão de Física dos Semicondutores

· Revisão de Transistores de Efeito de Campo MOS

· Processo Básico de Fabricação CMOS

· Ferramentas de CAD - Editor de Esquemáticos

· Mecanismos de Falha em Circuitos Integrados CMOS

· Layout de Componentes Básicos de Circuito

· Ferramentas de CAD - Editor de Layout

· Variações e Descasamento de Componentes (Mismatching)

· Ferramentas de CAD - Simulações de Monte Carlo

· Layout de Blocos Básicos Digitais (Standard Cells)

· Floorplanning, Roteamento, Elementos Parasitas e Ruído

· Ferramentas de CAD - Ferramentas de Verificação (DRC, LVS, Extração de Parasitas)

· PADS e Proteção contra ESD (Electrostatic Discharge)

· Tecnologias de Fabricação CMOS Avançadas

Material do Curso:

Abaixo estão os slides apresentados nas aulas teóricas da disciplina:

· Revisão de Física dos Semicondutores

· Revisão de Transistores de Efeito de Campo MOSFET

· O Processo de Fabricação de Circuitos Integrados CMOS

· Mecanismos de Falha em Circuitos Integrados CMOS

· Layout de Componentes de Circuito

· Variações e Descasamento de Componentes (Mismatching)

· Layout de Blocos Básicos Digitais (Standard Cells)

· Floorplanning, Roteamento, Elementos Parasitas e Ruído

· PADS e Proteção contra ESD (Electrostatic Discharge)

· Tecnologias de Fabricação CMOS Avançadas

 

Neste curso também é oferecido um treinamento básico nas ferramentas computacionais do ambiente de desenvolvimento de circuitos integrados da Cadence ® . Os principais tutoriais para o uso dessas ferramentas de software podem ser baixados aqui.

Avaliação:

· Os alunos inscritos nesta disciplina serão avaliados através do desenvolvimento do projeto de um filtro Gm-C totalmente integrado em um processo de fabricação CMOS 0,35 µm. Os enunciados dos projetos podem ser acessados nos links abaixo:

· Projeto do Filtro 01

· Projeto do Filtro 02

· As apresentações dos trabalhos e o prazo para a entrega do relatório será no dia 14/12/2018.

 

Turma 2018/3:

· Notas da Turma